역사 및 사양을 포함한 DDR2 RAM 소개 [MiniTool Wiki]

Introduction Ddr2 Ram Including Its History

빠른 탐색 :

시장에서 다음과 같은 다양한 유형의 RAM을 찾을 수 있습니다. SRAM 메모리 과 DRAM 메모리 . 이 게시물은 DDR2 SDRAM에 초점을 맞추고 있지만 다른 유형의 RAM에 대한 정보를 얻으려면 다음 사이트를 방문하는 것이 좋습니다. MiniTool 웹 사이트.

DDR2 RAM의 정의

DDR2 SDRAM은 DDR2 RAM이라고도하는 Double Data Rate 2 Synchronous Dynamic Random-Access Memory의 약자입니다. 그것은 원본을 대체했습니다 DDR SDRAM 그러나 그것은 DDR3 SDRAM . 하지만 DDR2 DIMM s는 DDR3과 역 호환되지 않으며 DDR과 역 호환되지 않습니다.

DDR2 RAM은 데이터 버스를 두 배로 끌어 올릴 수있을뿐만 아니라 (버스 클럭 신호의 상승 및 하강 에지에서 데이터 전송) 내부 클럭을 데이터 버스 속도의 절반으로 실행하여 버스 속도를 높이고 전력 소비를 줄일 수 있습니다. 이 두 요소의 조합으로 인해 내부 클록 사이클 당 총 4 회의 데이터 전송이 발생합니다.

DDR2 내부 클록은 DDR 외부 클록 속도의 절반으로 실행되기 때문에 DDR2 메모리는 DDR과 동일한 외부 데이터 버스 클록 속도로 실행되므로 DDR2 RAM은 동일한 대역폭을 제공하지만 대기 시간이 더 길어집니다.

즉, DDR의 두 배의 외부 데이터 버스 클럭 속도로 실행되는 DDR2 RAM은 동일한 대기 시간으로 두 배의 대역폭을 제공 할 수 있습니다. 최고의 DDR2 메모리 모듈의 속도는 최고의 DDR 메모리 모듈의 최소 두 배입니다.

DDR2 RAM의 역사

2001 년 삼성은 최초의 DDR2 RAM을 생산했습니다. 2003 년 JEDEC 표준기구는 DDR2 RAM 개발 및 표준화 노력을 인정 받아 삼성에 기술 인정 상을 수여했습니다.

2003 년 2 분기 DDR2 RAM은 공식적으로 200MHz (PC2-3200이라고 함)와 266MHz (PC2-4200)의 두 가지 초기 클럭 속도로 출시되었습니다. 지연 시간이 길기 때문에 두 성능 모두 원래 DDR 사양보다 나빠서 총 액세스 시간이 길어졌습니다.

그러나 원래 DDR 기술의 최고 클럭 속도는 약 200MHz (400MT / s)입니다. 고성능 DDR 칩이 있지만 JEDEC은이를 표준화하지 않을 것이라고 밝혔다. 이러한 칩의 대부분은 표준 DDR 칩으로 제조업체에서 더 높은 클럭 속도로 실행할 수 있는지 테스트 및 결정했습니다.

이러한 칩은 클럭이 느린 칩보다 훨씬 더 많은 전력을 소비하지만 일반적으로 실제 성능은 거의 향상되지 않습니다. 지연 시간이 짧은 모듈의 출현으로 DDR2 RAM은 2004 년 말에 기존 DDR 표준과 경쟁하기 시작했습니다.

DDR2 RAM 사양

DDR2 RAM과 DDR RAM의 주요 차이점은 프리 페치 길이의 증가입니다. DDR RAM에서 프리 페치 길이는 워드에서 비트 당 2 비트 였고 DDR2 RAM에서는 4 비트였습니다. 액세스하는 동안 4 비트 딥 프리 페치 큐를 읽거나 4 비트로 기록했습니다.

큐는 2 개의 데이터 버스 클럭 사이클에서 데이터 버스를 통해 데이터를 수신하거나 전송했습니다 (클럭 사이클 당 2 개의 데이터 비트가 전송 됨). 프리 페치 길이의 증가로 DDR2 RAM은 데이터 전송 속도를 높이 지 않고 데이터 버스를 통해 데이터를 전송하는 속도를 두 배로 늘릴 수있었습니다. DDR2 RAM의 설계는 전력 소비의 과도한 증가를 방지했습니다.

전기 인터페이스, 온칩 종단, 프리 페치 버퍼 및 오프 칩 드라이버의 개선으로 DDR2 RAM의 버스 주파수가 증가했습니다. 그럼에도 불구하고 트레이드 오프 요소로 DDR2 RAM의 지연 시간이 크게 증가합니다.

DDR2 프리 페치 버퍼의 깊이는 4 비트이고 DDR의 깊이는 2 비트입니다. DDR SDRAM의 일반적인 읽기 대기 시간은 2 ~ 3 버스 사이클이지만 DDR2의 읽기 대기 시간은 3 ~ 9 사이클 일 수 있습니다. 그러나 일반적인 범위는 4-6입니다. 따라서 DDR2 RAM은 동일한 대기 시간을 달성하기 위해 두 배의 데이터 속도로 실행되어야합니다.

대역폭 증가의 또 다른 비용은 이전 메모리 세대 TSSOP 패키지 (예 : DDR SDRAM 및 SDR SDRAM)보다 더 비싸고 조립하기 어려운 BGA 패키지에 칩을 패키징해야한다는 것입니다. 더 높은 버스 속도에서 신호 무결성을 유지하려면이 패키징을 변경해야합니다.

전력 절감은 주로 칩 면적을 줄임으로써 제조 공정을 개선하여 작동 전압을 낮추는 데 기여합니다 (DDR의 2.5V 인 1.8V에 비해). 낮은 메모리 클록 주파수는 또한 사용 가능한 최고 데이터 속도가 필요하지 않은 애플리케이션에서 전력 소비를 줄입니다.